

【特許請求の範囲】

【請求項 1】 放電空間を介して対向配置された一対の基板の内の表示面側の基板の内面上に、水平方向に伸長し、表示ライン毎に放電ギャップを挟んで配置された対をなす行電極と前記行電極上に設けられた誘電体層とを有し、背面側の基板の内面上に垂直方向に伸長して前記対をなす行電極との各交差部にて画素を形成する複数の列電極とを備え、前記対をなす行電極の一方に順次走査パルス印加すると同時に前記列電極に画素データパルス印加して発光画素及び非発光画素を選択するアドレス期間と前記対をなす行電極に放電維持パルス印加して前記発光画素及び非発光画素を維持する維持放電期間とを用いて表示を行うプラズマディスプレイパネルであって、

前記列電極に、前記画素毎に前記対をなす行電極の他方の電極に比して一方の電極と重なり合う面積が広くなるような幅広部を設けたことを特徴とするプラズマディスプレイパネル。

【請求項 2】 前記対をなす行電極は前記画素毎に放電ギャップを介して対向する突出部を有し、前記列電極の幅広部が前記対をなす行電極の一方の突出部の放電ギャップ近傍の部分と重なり合うことを特徴とする請求項 1 記載のプラズマディスプレイパネル。

【請求項 3】 前記突出部は前記放電ギャップ近傍の幅広部とそれに続く幅狭部とを有し、前記列電極の幅広部が前記対をなす行電極の一方の放電ギャップ近傍の幅広部と重なり合うことを特徴とする請求項 2 記載のプラズマディスプレイパネル。

【請求項 4】 前記対をなす行電極の一方の電極と他方の電極は、前記放電ギャップに対する配置関係が表示ライン毎に交互に入れ替わるように配列されていることを特徴とする請求項 1 記載のプラズマディスプレイパネル。

【請求項 5】 放電空間を介して対向配置された一対の基板の内の表示面側の基板の内面上に、水平方向に伸長し、表示ライン毎に放電ギャップを挟んで配置された対をなす行電極と前記行電極上に設けられた誘電体層とを有し、背面側の基板の内面上に垂直方向に伸長して前記対をなす行電極との各交差部にて画素を形成する複数の列電極とを備え、前記列電極に前記画素毎に前記対をなす行電極の他方の電極に比して一方の電極と重なり合う面積が広くなるような幅広部を設けたプラズマディスプレイパネルの駆動方法であって、

前記対をなす行電極の一方にプライミングパルス印加して放電を生じせしめた直後に前記対をなす行電極の一方に走査パルス印加すると同時に前記列電極に画素データパルス印加して発光画素及び非発光画素を選択するアドレス期間と、前記対をなす行電極に放電維持パルス印加して前記発光画素及び非発光画素を維持する維持放電期間とを用いて表示を行うことを特徴とするプラ

ズマディスプレイパネルの駆動方法。

【請求項 6】 前記アドレス期間に先立って前記対をなす行電極に一斉にリセットパルス印加して全画素を放電させるリセット期間を設けたことを特徴とする請求項 5 記載のプラズマディスプレイパネルの駆動方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、面放電方式交流型のプラズマディスプレイパネル（PDP）及びその駆動方法に関する。

【0002】

【従来の技術】 近年、大型で且つ薄型のカラー表示装置として面放電型 PDP の実用化が期待されている。図 9 は、従来の面放電型 PDP の対をなす行電極 X、Y の構造を模式的に示す平面図である。

【0003】 図において、表示面側となる前面ガラス基板には、複数の行電極対 X、Y、複数の行電極対 X、Y を被覆する誘電体層、誘電体層を被覆する MgO からなる保護層が順に形成されている。行電極対 X、Y は、画素毎に独立して島状に形成されされた ITO 等の透明導電膜からなる一対の透明電極 2 と水平方向に伸びる帯状の金属膜からなる一対の金属電極（バス電極）3 とから構成されている。一対の透明電極 2 は対向配置されて放電ギャップ G を形成し、各透明電極 2 は放電ギャップ G と反対側の縁部が金属電極（バス電極）3 に電気的に接続されている。

【0004】 一方、放電空間を介して対向配置される背面側の背面ガラス基板には、行電極対 X、Y と直交する方向に配列され、各交差部にて画素を形成する列電極 D、列電極 D 間に帯状に設けられ放電空間を区画する隔壁 9、列電極 D 及び隔壁 9 の側面を放電空間に対して被覆するように設けられた蛍光体層が形成されている。放電空間内には、希ガスが封入されている。

【0005】 各行電極対 X、Y は、マトリクス表示の 1 表示ライン（行）L に対応し、各表示ライン L において放電ギャップ G を挟んで隣接するように列方向に交互に配列されている。

【0006】 このように構成された面放電型の PDP を表示するに際しては、先ず、列電極 D と行電極 Y との間の選択的放電によるアドレス操作によって点灯セル（壁電荷が形成されたセル）及び消灯セル（壁電荷が形成されなかったセル）が形成される。アドレス操作（アドレス期間）の後、維持放電期間において全ライン一斉に行電極対 X、Y に対して交互に放電維持パルス印加することにより、点灯セルにおいて放電維持パルスが印加される毎に面放電が生じる。この面放電で生じた紫外線によって蛍光体層を励起し、可視光を発光させている。

【0007】

【発明が解決しようとする課題】 上述の従来の電極構造では、対をなす行電極 X と行電極 Y の画素内の面積が略

等しく、列電極Dが透明電極2と平行にかつその中心線が一致するように配置されているため、行電極Xと列電極Dの間の放電のしやすさと、行電極Yと列電極Dの間の放電のしやすさが略等しくなる。その結果、アドレス期間において行電極Xと列電極Dの間で誤放電が生じ、表示マージン（安定して表示できる電圧範囲）が悪化するという問題がある。

【0008】本発明は上述の問題に鑑みなされたもので、表示マージンを向上させたプラズマディスプレイパネル及びその駆動方法を提供することを目的とする。

【0009】

【課題を解決するための手段】請求項1記載の発明は、放電空間を介して対向配置された一对の基板の内の表示面側の基板の内面上に、水平方向に伸長し、表示ライン毎に放電ギャップを挟んで配置された対をなす行電極と該行電極上に設けられた誘電体層とを有し、背面側の基板の内面上に垂直方向に伸長して対をなす行電極との各交差部に画素を形成する複数の列電極とを備え、対をなす行電極の一方に順次走査パルスを加すると同時に列電極に画素データパルスを加して発光画素及び非発光画素を選択するアドレス期間と対をなす行電極に放電維持パルスを加して発光画素及び非発光画素を維持する維持放電期間とを用いて表示を行うプラズマディスプレイパネルであって、列電極に、画素毎に対をなす行電極の他方の電極に比して一方の電極と重なり合う面積が広くなるような幅広部を設けたことを特徴とする。

【0010】また、請求項2記載の発明は、請求項1記載のプラズマディスプレイパネルにおいて、対をなす行電極は画素毎に放電ギャップを介して対向する突出部を有し、列電極の幅広部が対をなす行電極の一方の突出部の放電ギャップ近傍の部分と重なり合うことを特徴とする。

【0011】また、請求項3記載の発明は、請求項2記載のプラズマディスプレイパネルにおいて、突出部は放電ギャップ近傍の幅広部とそれに続く幅狭部とを有し、列電極の幅広部が対をなす行電極の一方の放電ギャップ近傍の幅広部と重なり合うことを特徴とする。

【0012】また、請求項4記載の発明は、請求項1記載のプラズマディスプレイパネルにおいて、対をなす行電極の一方の電極と他方の電極は、放電ギャップに対する配置関係が表示ライン毎に交互に入れ替わるように配列されていることを特徴とする。

【0013】また、請求項5記載の発明は、放電空間を介して対向配置された一对の基板の内の表示面側の基板の内面上に、水平方向に伸長し、表示ライン毎に放電ギャップを挟んで配置された対をなす行電極と行電極上に設けられた誘電体層とを有し、背面側の基板の内面上に垂直方向に伸長して対をなす行電極との各交差部に画素を形成する複数の列電極とを備え、列電極に画素毎に対をなす行電極の他方の電極に比して一方の電極と重なり

り合う面積が広くなるような幅広部を設けたプラズマディスプレイパネルの駆動方法であって、対をなす行電極の一方にプライミングパルスを加して放電を生じせしめた直後に対をなす行電極の一方に走査パルスを加すると同時に列電極に画素データパルスを加して発光画素及び非発光画素を選択するアドレス期間と、対をなす行電極に放電維持パルスを加して発光画素及び非発光画素を維持する維持放電期間とを用いて表示を行うことを特徴とする。

10 【0014】また、請求項6記載の発明は、請求項5記載のプラズマディスプレイパネルの駆動方法において、アドレス期間に先立って対をなす行電極に一斉にリセットパルスを加して全画素を放電させるリセット期間を設けたことを特徴とする。

【0015】

【作用】本発明によれば、PDPの列電極の形状を対をなす行電極に対して非対称にして、アドレス期間において列電極との間で選択書込み放電が生じる走査電極（対をなす行電極の一方の行電極Y）との重なりが大きくなるように列電極に走査電極と対向する幅広部を設け、これにより、列電極と維持電極（対をなす行電極の他方の行電極X）の間の放電を、列電極と走査電極の間の放電に対して相対的に生じにくくでき、より安定したアドレス動作を行うことができる。

【0016】

【発明の実施の形態】次に、本発明に好適な各実施形態について図をもとに以下に説明する。

（第1の実施形態）図1は、本発明の第1の実施形態によるPDPの行電極及び列電極の要部拡大図である。また、図2は図1のPDPのA1-A1方向の断面図を示し、図3は図1のPDPのA2-A2方向の断面図を示し、図4は図1のPDPのB1-B1方向の断面図を示し、図5は図1のPDPのB2-B2方向の断面図を示している。

【0017】これらの各図によって示すように、PDPは、表示面側となる前面ガラス基板1の内面上には、表示ラインL毎に放電ギャップGを挟んで配置された対をなす行電極X、Yが水平方向に伸長して平行に配列されている。各行電極対X、Yは、水平方向に伸びる帯状の本体部を構成する一对の金属電極（バス電極）3と画素毎に放電ギャップGを挟んで対向する突出部を構成する一对の透明電極2からなる。透明電極2は画素毎に独立して島状に形成され、放電ギャップG近傍の幅広部2aとそれに続く幅狭部2bとからなるT字状に形成され、放電ギャップGとは反対側の縁部で金属電極3と電気的に接続されている。

【0018】前面ガラス基板1の内面及び各行電極対X、Y上を被覆するように低融点ガラス層からなる誘電体層4が形成され、誘電体層4の表面には、酸化マグネシウムからなる保護層5が形成されている。

【0019】一方、放電空間 8 を介して前面ガラス基板 1 と対向配置された背面ガラス基板 6 の内面上には、放電空間 8 を表示ライン L の方向に沿って画素毎に区画するように垂直方向に帯状に伸長する隔壁 9 が設けられている。各隔壁 9 の間に垂直方向に帯状に伸長して各行電極対 X、Y との各交差部に放電セルを形成する列電極 D が 1 本ずつ配置されている。また、列電極 D 上、隔壁 9 の側面及び背面ガラス基板 6 の内面を覆うように蛍光体層 7 が形成されている。

【0020】列電極 D は帯状に伸長する本体部 D s を有し、該本体部 D s には、水平方向に分岐して突出する幅広部 D w が画素毎に形成されている。本体部 D s の中心線は T 字状の透明電極 2 の中心線に対し一方にオフセットするように配置され、幅広部 D w は後述するアドレス期間において走査パルスが印加される行電極（走査電極）Y の突出部の放電ギャップ G 近傍の部分、すなわち、行電極 Y を構成する透明電極 2 の幅広部 2 a と大きく重なり合うように配置される。

【0021】これにより、列電極 D は、行電極 X と重なり合う面積に比して行電極 Y と重なり合う面積が広くなるので、列電極 D と行電極 X の間の放電を、列電極 D と行電極 Y の間の放電に対して相対的に生じにくくでき、より安定したアドレス動作（書き込み放電）を行うことができる。

【0022】第 1 の実施形態による PDP は以上のように構成されるが、本発明における PDP はこれに限らず、列電極が行電極 X と重なり合う面積に比して列電極が走査パルスが印加される行電極（走査電極）Y と重なり合う面積が広くなるように各画素を形成すれば良い。

【0023】したがって、例えば透明電極に対する列電極のオフセット方向を画素毎に反転しても良いし、各行電極対 X、Y の放電ギャップ G に対する配置関係を 1 表示ライン L 毎に交互に入れ替えても良いし、透明電極は T 字状でなくても良い。よって、これらの条件を備えた PDP の一例を第 2 の実施形態に基づいて以下に説明する。

【0024】（第 2 の実施形態）図 6 は、本発明の第 2 の実施形態による PDP の行電極及び列電極の要部拡大図である。なお、図 6 の各構成部分のうち、先に示した図 1 ～図 5 と同等の構成部分については同一符号を付してあり、その詳細な説明は重複するのでここでは省略する。

【0025】第 2 の実施形態による PDP では、表示面側となる前面ガラス基板 1 の内面上には、表示ライン L 毎に放電ギャップ G を挟んで配置された対をなす行電極 X、Y が水平方向に伸長して平行に配列されている。行電極対 X、Y は、水平方向に伸びる帯状の一对の金属電極（バス電極）10 と、画素毎に放電ギャップ G を挟んで対向する矩形の突出部 11 a を有し水平方向に伸びる帯状の透明電極 11 からなる。行電極対 X、Y の各透明

電極 11 は、それぞれ対応する金属電極（バス電極）10 と電気的に接続されている。また、行電極対 X、Y は放電ギャップ G に対する配置関係が 1 表示ライン L 毎に交互に入れ替えて配置されている。

【0026】また、放電空間 8 を介して前面ガラス基板 1 と対向配置された背面ガラス基板 6 の内面上には、放電空間 8 を表示ライン L の方向に沿って画素毎に区画するように垂直方向に帯状に伸長する隔壁 9 が設けられている。各隔壁 9 の間に垂直方向に帯状に伸長して行電極対 X、Y との各交差部に放電セルを形成する列電極 D が 1 本ずつ配置されている。

【0027】列電極 D は、透明電極 11 の突出部 11 a に対し画素毎にオフセット方向を反転しながら垂直方向に沿って蛇行するように伸長する帯状の本体部 D s a を有し、該本体部 D s a には、水平方向に分岐して突出する幅広部 D w a が画素毎に形成されている。幅広部 D w a は後述するアドレス期間において走査パルスが印加される行電極（走査電極）Y の突出部 11 a の放電ギャップ G 近傍の部分と大きく重なり合うように配置される。

【0028】これにより、列電極 D は、行電極 X と重なり合う面積に比して行電極 Y と重なり合う面積が広くなるので、列電極 D と行電極 X の間の放電を、列電極 D と走査電極 Y の間の放電に対して相対的に生じにくくでき、より安定したアドレス動作（書き込み放電）を行うことができる。

【0029】以上述べた第 1、第 2 の各実施形態では、PDP の行電極 X、Y の透明電極を画素毎に放電ギャップ G を介して対向する突出部を備えて構成したが、これに限らず、透明電極を水平方向に伸長する帯状の幅広の電極で構成しても良い。この条件を備えた PDP の一例を第 3 の各実施形態に基づいて以下に説明する。

【0030】（第 3 の各実施形態）図 7 は、本発明の第 3 の実施形態による PDP の行電極及び列電極の要部拡大図である。なお、図 7 の各構成部分のうち、先に示した図 1 ～図 6 と同等の構成部分については同一符号を付してあり、その詳細な説明は重複するのでここでは省略する。

【0031】第 3 の実施形態による PDP では、表示面側となる前面ガラス基板 1 の内面上には、表示ライン L 毎に放電ギャップ G を挟んで配置された対をなす行電極 X、Y が水平方向に伸長して平行に配列されている。行電極対 X、Y は、水平方向に伸びる帯状の一对の金属電極（バス電極）12 と、金属電極（バス電極）12 よりも幅広で同じく水平方向に伸びる帯状の一对の透明電極 13 によって構成される。行電極対 X、Y の各透明電極 13 は、水平方向に伸長して互いに平行に配され対応する表示ライン L の各画素における放電ギャップ G を形成する。また、透明電極 13 は、放電ギャップ G とは反対側の縁部で金属電極 12 と電気的に接続されている。

【0032】また、放電空間 8 を介して前面ガラス基板

1と対向配置された背面ガラス基板6の内面上には、放電空間8を表示ラインLの方向に沿って画素毎に区画するように垂直方向に帯状に伸長する隔壁9が設けられている。各隔壁9の間に垂直方向に帯状に伸長して各行電極対X、Yとの各交差部にて放電セルを形成する列電極Dが1本ずつ配置されている。

【0033】列電極Dは、帯状に伸長する本体部Dsbを有し、該本体部Dsbには、水平方向に分岐して突出する幅広部Dwbが画素毎に形成されている。幅広部Dwbは後述するアドレス期間において走査パルスが印加される行電極（走査電極）Yの突出部の放電ギャップG近傍の部分、すなわち、行電極Yを構成する透明電極13と大きく重なり合うように配置される。

【0034】これにより、列電極Dは、行電極Xと重なり合う面積に比して行電極Yと重なり合う面積が広くなるので、列電極Dと行電極Xの間の放電を、列電極Dと走査電極Yの間の放電に対して相対的に生じにくくでき、より安定したアドレス動作（書込み放電）を行うことができる。

【0035】次に、上述の各実施形態によるPDPの駆動方法について説明する。

【0036】図8は、上述の各実施形態によるPDPを駆動する駆動波形の一例を示す図である。図において、まず、正極性のリセットパルスRPXを全ての行電極X1～Xnに印加すると同時に、負極性のリセットパルスRPYを全ての行電極Y1～Ynの各々に印加する。かかるリセットパルスの印加により、全ての放電セルにリセット放電が生じ、荷電粒子が発生し、放電終了後各放電セルに壁電荷が蓄積形成される（一斉リセット期間）。

【0037】ここで、リセットパルスRPX、RPYは、表示に直接関係しないリセットパルスによる放電発光を抑え、コントラストを向上させるために、立ち上がり、立ち下がりが緩やかな波形を有する長時定数のパルスを用いている。

【0038】次に、各行電極Y1～Ynに走査パルス（選択消去パルス）SPを印加する直前に走査プライミングパルスPPを印加してリセット放電後時間の経過と共に減少する放電空間内のプライミング粒子（放電を生じやすくする放電空間内の励起粒子、荷電粒子）を再形成して各行電極Y1～Ynが選択消去放電（書込み放電）を確実に引き起こすようにした直後に、各行電極Y1～Ynに走査パルス（選択消去パルス）SPを印加すると同時に各表示ラインL毎の画素データに対応した画素データパルスDP1～DPnを列電極D1～Dmに印加する。

【0039】この場合に、リセットパルスによる放電が終了してからプライミングパルスPPによる放電が開始するまでの間、行電極X1～Xn上には、負の壁電荷が形成されているが、上述の各実施形態によるPDPは、

列電極に走査電極（対をなす行電極の一方の行電極Y1～Yn）と対向する幅広部を設け、列電極との間で選択書込み放電が生じる走査電極との重なりを大きくするように構成したので、列電極D1～Dmと維持電極（対をなす行電極の他方の行電極X1～Xn）の間に誤放電が生じにくい。

【0040】したがって、かかる画素データパルスDP、及び走査パルスSPが各々列電極及び行電極に同時に印加された放電セル（非発光画素、消灯セル）にのみ選択消去放電が生じ上記一斉リセット期間にて形成された壁電荷が消去される。

【0041】また、走査パルスSPが印加されたものの画素データパルスDPが印加されない放電セル（発光画素、点灯セル）では上記の如き放電は生じないので上記一斉リセット期間にて形成された壁電荷は列電極との間で誤放電することなくそのまま残留する。以上により各放電セルの壁電荷は、画素データに応じて選択的に消去され、発光画素及び非発光画素が誤放電なく安定して選択される（アドレス期間）。

【0042】次に、正極性の放電維持パルスIPXを行電極X1～Xnの各々に印加するとともに放電維持パルスIPXの印加タイミングとはずれたタイミングにて正極性の放電維持パルスIPYを行電極Y1～Ynの各々に印加する。このように放電維持パルスIPX、IPYを交互に行電極対に印加され、壁電荷が残留している放電セル（発光画素、点灯セル）は放電発光を繰り返す一方壁電荷が消滅した放電セル（非発光画素、消灯セル）は放電発光しない（維持放電期間）。

【0043】ここで、維持放電期間において、最初に印加される放電維持パルスIPXは、プライミング粒子の減少などによる放電遅れにより維持放電が生じにくくなるのを防止するために放電遅れ時間よりながくなるようにパルス幅が設定されている。すなわち、維持放電期間において、最初に印加される放電維持パルスのパルス幅は、それ以降に印加される放電維持パルスのパルス幅に比して長く設定されている。

【0044】次に、全ての行電極X1～Xnに一斉に消去パルスEPを印加して全放電セル（点灯セル）の壁電荷を消去する（壁電荷消去期間）。

【0045】以上のように、一斉リセット期間、アドレス期間、維持放電期間、壁電荷消去期間を1つの表示サイクルとして、これを繰り返すことにより、安定した画像表示が行われる。

【0046】

【発明の効果】本発明によれば、PDPの列電極の形状を対をなす行電極に対して非対称にして、アドレス期間において列電極との間で選択書込み放電が生じる走査電極（対をなす行電極の一方の行電極Y）との重なりが大きくなるように列電極に走査電極と対向する幅広部を設け、これにより、列電極と維持電極（対をなす行電極の

10

20

30

40

50

他方の行電極X)の間の放電を、列電極と走査電極の間の放電に対して相対的に生じにくくでき、より安定したアドレス動作を行うことができる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態によるPDPの行電極及び列電極の要部拡大図である。

【図2】図1のPDPのA1-A1方向の断面図である。

【図3】図1のPDPのA2-A2方向断面図である。

【図4】図1のPDPのB1-B1方向の断面図である。

【図5】図1のPDPのB2-B2方向断面図である。

【図6】本発明の第2の実施形態によるPDPの行電極及び列電極の要部拡大図である。

【図7】本発明の第3の実施形態によるPDPの行電極及び列電極の要部拡大図である。


【図8】本発明の実施形態によるPDPを駆動する駆動波形の一例を示す図である。

【図9】従来の面放電型PDPの対をなす行電極X、Yの構造を模式的に示す平面図である。


【符号の説明】

- 1・・・前面ガラス基板
2、11・・・透明電極
2a・・・幅広部
2b・・・幅狭部
3、10・・・金属電極(バス電極)
4・・・誘電体層
5・・・保護層
6・・・背面ガラス基板
7・・・蛍光体層
8・・・放電空間
9・・・隔壁
11a・・・突出部
D・・・列電極
Ds、Dsa、Dsb・・・本体部
Dw、Dwa、Dwb・・・幅広部
L・・・表示ライン
X、Y・・・行電極対
X1～Xn・・・行電極
Y1～Yn・・・行電極(走査電極)
G・・・放電ギャップ


【図1】




【図2】




【図3】




【图 5】




【图 7】



【図 8】



【図9】



フロントページの続き

(51) Int. Cl.⁷
H 0 1 J 11/00

識別記号

F I
H 0 1 J 11/00

テーマコード(参考)

K